N300 Series Low Power Processor  
N300系列低功耗处理器  
N300系列32位超低功耗RISC-V处理器面向机制能效比且需要DSPFPU特  
性的场景而设计,非常适合对标ARM Cortex-M3/M4/M4F/M33内核,应  
用于IoT和工业控制等场景查看更多>>>  
N300 Core  
JTAG/  
-Wires JTAG  
WFI/WFE  
DEBUG  
ECLIC  
FPU  
2
NMI  
TIMER  
DSP  
NICE  
三级变长  
流水设计  
追求极致  
能效比  
支持指令缓存  
I-Cache  
PMPTEE等  
多种安全机制  
单双精度浮点  
DSP单元  
RV32I/E/M/  
A/C/F/D/P  
N300 uCore  
PMP  
ILM  
TEE  
DLM  
APB  
MUL/DIV  
I-Cache  
Fast-IO  
标准JTAG  
和两线调试  
接口  
AHB-LiteAPB  
NICE指令  
扩展机制  
RISC-V调  
试标准  
高实时性中  
断机制  
成熟的开发  
调试环境  
3
2位总线  
Fast-IO, ILM, DLM  
32位接口  
AHB-Lite  
N300 Series Low Power Processor  
N300系列低功耗处理器  
N300系列可根据客户需求进行灵活配置,为了方便客户选择,目前提供了三种具备典型配置的型号。  
对标Cortex-M3  
对标Cortex-M4/M4F  
对标Cortex-M33  
(
主频高于N205)  
支持RV32IMAC指令集  
可配置用户模式和PMP  
可配置指令缓存(I-Cache)  
可配置ILMDLM提升性能和  
实时性  
可配置用户自定义指令接口  
可配置APB  
可配置快速I/O接口  
可配置时序提升  
支持RV32IMAC指令集  
可配置用户模式和PMP  
可配置指令缓存(I-Cache)  
可配置ILMDLM提升性能和实时性  
可配置用户自定义指令接口  
可配置APB  
可配置快速I/O接口  
可配置时序提升  
可配置SIMD DSP  
可配置硬件单精度浮点器  
可配置硬件双精度浮点器  
可配置监督模式  
可配置可信执行环境TEE  
可配置数据指令缓存(D-Cache)  
支持RV32IMAC指令集  
可配置用户模式和PMP  
可配置指令缓存(I-Cache)  
可配置ILMDLM提升性能和实时性  
可配置用户自定义指令接口  
可配置APB  
可配置快速I/O接口  
可配置时序提升  
可配置SIMD DSP  
可配置硬件单精度浮点器  
可配置硬件双精度浮点器  
支持RV32IMAC指令集  
可配置用户模式和PMP  
可配置指令缓存(I-Cache)  
可配置ILMDLM提升性能和实时性  
可配置用户自定义指令接口  
可配置APB  
可配置快速I/O接口  
可配置时序提升  
可配置SIMD DSP  
可配置硬件单精度浮点器  
可配置硬件双精度浮点器  
可配置监督模式  
可配置可信执行环境TEE  
N300 Series Low Power Processor  
N300系列低功耗处理器  
32RISC-V指令架构  
增强的内核中断控制器(Enhanced Core Level Interrupt  
ControllerECLIC)  
指令集架构  
处理器内核  
中断控制器  
支持RV32I/M/A/C/F/D/P等指令子集的配置组合  
支持 RISC-V 标准定义的的软件中断、计时器中断和外部中断。  
支持可配置数目的外部中断  
3级变长流水架构,实现业界一流的能效比与综合成本  
支持动态分支预测器  
可配置的指令预取单元,可顺序预取两条指令降低访存延迟  
支持可配置数目的中断级别和优先级,支持软件动态可编程  
修改中断级别和中断优先级的数值  
支持基于中断级别的中断嵌套  
支持机器模式(Machine-Mode)  
可配置用户模式(User-Mode)  
监督模式(Supervisor-Mode)  
特权模式  
内存资源  
支持快速向量中断处理机制  
支持快速中断咬尾机制  
可配置大小的指令缓存I-Cache2-wayCache Line长度32Bytes  
可配置大小的数据缓存D-Cache2-wayCache Line长度32Bytes  
可配置大小的指令局部存储(ILM)  
支持非屏蔽中断NMI (Non-Maskable Interrupt)  
NMI机制  
内核私有的中断控制器(Machine Timer,简称TIMER), 是可配置  
计时器单元  
64比特宽的实时计时器,产生计时器中断  
可配置大小的数据局部存储(DLM)  
通过RISC-V扩展指令集空间进行用户自定义指令扩展  
通过NICE接口进行面向领域加速单元扩展  
32-Bit AHB-Lite系统总线接口  
NICE扩展  
总线接口  
调试模块  
32-Bit AHB-Lite I-Cache总线接口  
32-Bit 指令局部存储器ILM接口和数据局部存储器DLM接口  
32-Bit APB私有外设接口  
通过Intrinsic Function和库的形式提供给应用调用  
通过配置指令子集F支持单精度浮点运算  
通过配置指令子集D支持双精度浮点运算  
32-Bit Fast IO接口  
浮点运算单元  
支持RISC-V调试标准  
支持JTAG和两线调试接口  
可配置数目硬件断点(Hardware Breakpoints)  
支持成熟的交互式调试工具  
通过配置P指令子集支持数字信号处理(DSP)  
数字信号处理(DSP)功能,包含SIMDPartial-SIMD64-bit  
以及Non-SIMD指令类别  
DSP处理单元  
物理内存保护PMP (Physical Memory Protection)  
可信执行环境TEE (Trusted Execution Environment)  
防止物理旁路攻击 (选配)  
双核锁步Lock-Step (选配)  
安全机制  
高可靠性  
开发工具  
针对存储和总线的ECC纠错机制 (选配)  
支持RISC-V标准的编译工具链,以及Linux/Windows图形化集成  
开发环境(Integrated Development EnvironmentIDE)  
支持WFIWait For Interrupt)与WFEWait For Event)进入休眠模式。  
支持两级休眠模式:浅度休眠与深度休眠  
低功耗管理  
N300 Series Diagram  
N300系列系统框图  
JTAG  
DEBUG  
Core Wrapper  
TIMER  
Core  
Extend  
Instructions  
ECLIC  
IRQ  
Misc Ctrl  
NICE IF  
NMI  
N300 Series uCore  
I-IF  
D-IF  
I-Cache D-Cache  
LM Ctrl  
BIU  
I-Cache Bus IF  
(
AHBLite)  
System Bus IF  
(AHBLite)  
Fast-IO IF  
(Single-Cycle)  
ILM Master IF  
(AHBLite/SRAM)  
LM Master IF  
(AHBLite/SRAM)  
Private Peripheral IF  
(APB)  
Fast-IO  
Modules  
Peripheral Bus  
System Bus  
ILM  
DLM  
Ext  
MEM  
Per  
1
Per  
2
Per  
3
SRAM